2.1. SPAD陣列接收器
接收器基於CMOS集成嘅單光子雪崩二極管(SPAD)陣列。SPAD工作喺蓋革模式,吸收單個光子後會產生一個可檢測嘅電脈衝,之後係一段死區時間。通過製造陣列並合併輸出,系統克服咗單個SPAD死區時間嘅限制,創造出一個高動態範圍嘅接收器。CMOS集成允許進行片上信號處理(例如,淬滅、計數),與分立式設置相比,大大降低咗系統複雜性同功耗。呢種方法使靈敏度比傳統雪崩光電二極管(APD)更接近標準量子極限(SQL)。
呢項工作通過解決尺寸、重量同功耗(SWaP)呢個關鍵挑戰,展示咗自由空間光學(FSO)通訊系統嘅重大進展。傳統嘅高靈敏度或高數據率FSO演示通常依賴於笨重、耗電量大嘅設備,例如任意波形產生器、外部調製器或低溫接收器。本文提出咗一種緊湊、集成嘅解決方案,使用CMOS控制嘅氮化鎵(GaN)微型發光二極管(micro-LED)作為發射器,以及互補金屬氧化物半導體(CMOS)集成單光子雪崩二極管(SPAD)陣列作為接收器。該系統實現咗100 Mb/s嘅數據率,並具有-55.2 dBm嘅卓越接收器靈敏度(相當於每比特約7.5個檢測到嘅光子),同時總功耗低於5.5 W,驗證咗喺嚴格SWaP限制下實現高性能光學鏈路嘅可行性。
系統嘅性能取決於兩項關鍵嘅集成光子技術。
接收器基於CMOS集成嘅單光子雪崩二極管(SPAD)陣列。SPAD工作喺蓋革模式,吸收單個光子後會產生一個可檢測嘅電脈衝,之後係一段死區時間。通過製造陣列並合併輸出,系統克服咗單個SPAD死區時間嘅限制,創造出一個高動態範圍嘅接收器。CMOS集成允許進行片上信號處理(例如,淬滅、計數),與分立式設置相比,大大降低咗系統複雜性同功耗。呢種方法使靈敏度比傳統雪崩光電二極管(APD)更接近標準量子極限(SQL)。
發射器採用基於GaN嘅微型LED。呢啲器件提供高調製帶寬(可實現Gb/s速率),並且可以製造成密集陣列。關鍵係,佢哋可以直接凸點鍵合到CMOS驅動電子器件上,形成一個緊湊、數字化接口嘅發射器。咁樣就唔需要外部數模轉換器(DAC)同高功率激光驅動器,對實現低SWaP特性貢獻顯著。
系統採用簡單嘅歸零開關鍵控(RZ-OOK)調製方案。雖然RZ比非歸零(NRZ)需要更高帶寬,但係特意為基於SPAD嘅接收器而選擇。佢可以減輕由SPAD死區時間同後脈衝效應引起嘅符號間干擾(ISI),從而改善誤碼率(BER)性能。實現方式好直接:發射器喺兩個光功率水平之間切換,接收器使用單一閾值進行解碼。
實驗鏈路由CMOS驅動嘅微型LED發射器同SPAD陣列接收器組成,以自由空間配置放置。數據被生成、調製到光載波上、傳輸、由SPAD陣列檢測,然後進行處理以計算BER。測得發射器同接收器電子器件嘅總功耗低於5.5 W。
100 Mb/s
@ -55.2 dBm
~7.5 光子/比特
@ 100 Mb/s
< 5.5 W
系統總功耗
50 Mb/s
@ -60.5 dBm 靈敏度
圖表描述: 一個BER對接收光功率嘅圖表通常會顯示兩條曲線,一條係50 Mb/s,一條係100 Mb/s。50 Mb/s曲線會喺比100 Mb/s曲線(約-55.2 dBm)更低嘅功率水平(約-60.5 dBm)達到目標BER(例如1e-3),展示數據率同靈敏度之間嘅權衡。圖表會突出顯示與標準量子極限(SQL)嘅性能差距。
結果清楚展示咗數據率同靈敏度之間嘅權衡。喺50 Mb/s時,實現咗更高嘅-60.5 dBm靈敏度。據報告,系統喺100 Mb/s時嘅性能,對於635 nm光,與SQL(-70.1 dBm)相差18.5 dB以內。
呢種光子計數接收器嘅基本極限係直接檢測嘅標準量子極限(SQL),源自光子到達嘅泊松統計。OOK嘅誤碼概率由下式給出:
$P_e = \frac{1}{2} \left[ P(0|1) + P(1|0) \right]$
其中 $P(0|1)$ 係發送“1”時判定為“0”嘅概率(漏檢),而 $P(1|0)$ 係發送“0”時判定為“1”嘅概率(虛警,通常來自暗計數)。對於SPAD,由於死區時間 $\tau_d$,檢測到嘅計數率 $R_d$ 與入射光子通量 $\Phi$ 並非線性關係:
$R_d = \frac{\eta \Phi}{1 + \eta \Phi \tau_d}$
其中 $\eta$ 係檢測效率。呢種非線性以及相關效應(如後脈衝)係選擇簡單RZ-OOK方案而非NRZ嘅關鍵原因,因為佢為比特之間提供更清晰嘅時間分隔,以減少ISI。
核心見解: Griffiths等人進行咗一次務實創新嘅大師級示範。佢哋冇孤立地追求破紀錄嘅靈敏度,而係設計咗一個整體優化嘅系統,其中集成CMOS光子學直接實現咗低SWaP外形尺寸。真正嘅突破唔單止係-55.2 dBm;而係喺整個收發器嘅功耗仲低過一個家用LED燈泡嘅情況下,實現咗呢個靈敏度。呢個將敘事從實驗室嘅新奇事物轉變為可部署嘅資產。
邏輯流程與戰略選擇: 邏輯無懈可擊。1) 問題: 高性能FSO受SWaP限制。2) 解決方案假設: 關鍵光子功能(微型LED驅動器、帶計數器嘅SPAD陣列)嘅CMOS集成係唯一可行路徑。3) 驗證: 使用最簡單嘅調製(RZ-OOK)首先證明集成硬件嘅基本能力,隔離SWaP嘅好處。呢個呼應咗具有硬件意識嘅機器學習開創性研究中嘅哲學,例如「高效處理深度神經網絡:教程與綜述」(Sze等人,Proceedings of the IEEE,2017)中嘅工作,該研究主張算法同硬件必須協同設計以實現現實世界嘅效率——呢個原則喺度得到生動展示。
優點與缺點: 主要優點係令人信服嘅系統級演示。<5.5W呢個數字係一個強有力嘅論據,支持喺無人機或衛星中進行現場部署。然而,論文嘅主要缺點係佢對數據密度嘅戰略性沉默。100 Mb/s對於傳感器遙測嚟講足夠,但對於現代通訊嚟講微不足道。使用簡單OOK,雖然對呢個概念驗證係明智之舉,但放棄咗巨大嘅頻譜效率。佢哋製造咗一架極高效嘅單車嚟證明引擎有效,而行業需要嘅係一架貨車。此外,對於鏈路穩健性(例如,對大氣湍流、指向誤差)嘅分析——FSO嘅致命弱點——係缺失嘅,對於任何準備投入現場嘅系統嚟講,呢個係一個關鍵遺漏。
可行見解: 1) 對於研究人員: 下一步唔係將靈敏度再推高一個dB,而係將呢個集成平台應用於更高階調製(例如,PPM、DPSK),以提高比特率,而唔係按比例增加SWaP。2) 對於投資者與集成商: 呢項技術已經成熟,適用於利基、高價值應用,呢啲應用需要低數據率、極高靈敏度同超低SWaP匯聚:諗下深空立方衛星交叉鏈路、安全軍用背包單元,或者喺電力受限環境中嘅物聯網回程。價值在於集成套件,而唔係單個組件。3) 關鍵路徑: 業界而家必須專注於強化呢個優雅嘅實驗室設置——增加自適應光學以減輕湍流影響,以及穩健嘅捕獲/跟踪系統——以從出色嘅原型過渡到產品。
框架:SWaP限制下嘅系統性能權衡分析
為咗評估類似呢項嘅技術,我哋提出一個簡單而強大嘅框架,喺SWaP預算限制下,喺兩個軸上繪製性能:
案例應用:
呢個視覺化即刻揭示,呢項工作嘅貢獻唔在於喺任何單一絕對KPI上取勝,而在於主導高效率、低SWaP象限,開闢全新嘅應用空間。
所展示嘅集成路徑為幾項變革性應用鋪平道路:
關鍵發展方向: