TO-247-2L 封裝 650V 碳化矽蕭特基二極體規格書 - 16A 順向電流 - 1.5V 順向電壓 - 碳化矽功率元件 - 繁體中文技術文件

1. 產品概述

本文件詳述一款高效能碳化矽（SiC）蕭特基二極體的規格。此元件專為高電壓、高頻率之功率轉換應用所設計，在這些應用中，效率、熱性能與切換速度至關重要。TO-247-2L 封裝提供了堅固的機械解決方案與優異的熱特性，使其適用於要求嚴苛的工業與再生能源系統。

此碳化矽蕭特基二極體的核心優勢在於其材料特性。與傳統的矽質 PN 接面二極體不同，碳化矽蕭特基障壁二極體幾乎沒有反向恢復電荷（Qrr），而 Qrr 正是電路中切換損耗與電磁干擾（EMI）的主要來源。此特性是其性能優勢的根本。

2. 深入技術參數分析

2.1 絕對最大額定值

絕對最大額定值定義了元件的應力極限，超過此極限可能導致永久性損壞。這些數值並非正常操作條件。

• 重複峰值反向電壓（VRRM）：650V。此為可重複施加的最大瞬時反向電壓。
• 突波峰值反向電壓（VRSM）：650V。元件可承受的最大非重複性反向電壓尖峰。
• 連續順向電流（IF）：16A。二極體可連續導通的最大直流電流，受接面至外殼熱阻與最高接面溫度限制。
• 突波非重複順向電流（IFSM）：在 TC=25°C，tp=10ms，正弦半波條件下為 56A。此額定值對於評估二極體處理短路或湧浪電流事件的能力至關重要。
• 接面溫度（TJ）：最高 175°C。在此溫度以上操作或儲存元件將降低其可靠性。

2.2 電氣特性

這些參數定義了元件在指定測試條件下的性能。

• 順向電壓（VF）：在 IF=16A，TJ=25°C 時，典型值為 1.5V，最大值為 1.85V。此低 VF 是碳化矽技術的主要優勢，可直接降低導通損耗。在最高接面溫度 175°C 時，VF 會增加至約 1.9V，顯示出正溫度係數。
• 反向電流（IR）：在 VR=520V，TJ=25°C 時，典型值為 2µA，最大值為 60µA。即使在高温下（175°C 時典型值為 30µA），漏電流仍保持相對較低，顯示出良好的高溫阻斷能力。
• 總電容電荷（QC）：在 VR=400V，TJ=25°C 時，典型值為 22nC。此參數與接面電容（C）對於計算高頻應用中的電容性切換損耗至關重要。低 QC 值可將這些損耗降至最低。
• 電容儲存能量（EC）：在 VR=400V 時，典型值為 3.1µJ。此能量在每個切換週期中，對接面電容進行充放電時會消散。

2.3 熱特性

熱管理對於可靠性和性能至關重要。

• 熱阻，接面至外殼（RθJC）：典型值為 1.3°C/W。此低數值表示從半導體接面到封裝外殼的熱傳導效果極佳，有利於散熱片高效散熱。外殼在電氣上連接至陰極。
• 總功率損耗（PD）：在 TC=25°C 時為 115W。此為在理想冷卻條件下（外殼維持在 25°C），元件可散發的最大功率。在實際應用中，根據散熱片的熱阻與環境溫度，允許的損耗會更低。

3. 性能曲線分析

規格書提供了數條對設計至關重要的特性曲線。

3.1 VF-IF 特性曲線

此圖顯示了在不同接面溫度下，順向電壓與順向電流之間的關係。它展示了二極體 VF 的正溫度係數，當多個元件並聯時，有助於電流均流，防止熱失控。

3.2 VR-IR 特性曲線

此曲線繪製了在不同溫度下，反向漏電流與反向電壓的關係。用於驗證阻斷性能並估算關斷狀態的功率損耗。

3.3 VR-Ct 特性曲線

此圖顯示接面電容（Ct）如何隨著反向電壓（VR）增加而減少。此非線性特性對於模擬切換行為與諧振電路設計非常重要。

3.4 最大 Ip – TC 特性曲線

此曲線定義了最大允許連續順向電流與外殼溫度的函數關係。它是從功率損耗極限與熱阻推導而來，為散熱片尺寸選擇提供了實用指南。

3.5 IFSM – PW 特性曲線

此圖說明了在 10ms 額定值以外的脈衝寬度（PW）下，元件的突波電流承受能力。它讓設計師能夠評估元件應對各種故障狀況的穩健性。

3.6 EC-VR 特性曲線

此曲線顯示電容儲存能量（EC）如何隨著反向電壓（VR）增加而增加。此能量在導通期間會貢獻切換損耗。

3.7 暫態熱阻

暫態熱阻對脈衝寬度（ZθJC）的曲線對於評估短功率脈衝期間的溫升至關重要。它顯示對於非常短的脈衝，有效熱阻低於穩態值，因為熱量尚未擴散至整個封裝。

4. 機械與封裝資訊

4.1 封裝外型與尺寸

元件採用 TO-247-2L 封裝。詳細的機械圖提供了所有關鍵尺寸，包括引腳間距、封裝高度與安裝孔位置。"2L" 標示表示為雙引腳版本。外殼（散熱片）在電氣上連接至陰極端子。

4.2 引腳配置與極性識別

• 引腳 1：陰極（K）。
• 引腳 2：陽極（A）。
• 外殼/散熱片：電氣連接至陰極（引腳 1）。在進行電氣隔離與散熱片安裝時，必須考慮此連接。

4.3 建議 PCB 焊墊佈局

提供了建議的表面黏著引腳焊墊佈局與尺寸。此佈局可確保形成適當的焊點與機械穩定性。建議在安裝孔周圍留有足夠的銅箔面積，以利熱量傳導至 PCB 或外部散熱片。

5. 焊接與組裝指南

雖然本規格書未提供特定的迴焊溫度曲線，但適用於 TO-247 封裝功率半導體元件的標準作業程序。

• 安裝扭力：螺絲（M3 或 6-32）的建議安裝扭力為 8.8 Nm。適當的扭力可確保封裝散熱片與散熱片之間有良好的熱接觸，同時不損壞封裝。
• 熱介面材料：在元件散熱片與散熱片之間必須塗抹一薄層散熱膏或使用導熱墊片，以填補微觀空氣間隙並將熱阻降至最低。
• 電氣隔離：若散熱片並非處於陰極電位，則必須在元件散熱片與散熱片之間使用導熱但電氣絕緣的墊片（例如雲母墊片、矽膠墊）。安裝硬體也必須絕緣。
• 引腳成型：若需彎折引腳，應小心進行以避免對封裝密封處或內部連接造成應力。彎折點應距離封裝本體 3mm 以上。
• 儲存條件：元件應儲存在乾燥、防靜電的環境中，溫度範圍為 -55°C 至 +175°C。

6. 應用建議

6.1 典型應用電路

• 功率因數校正（PFC）：用作連續導通模式（CCM）或臨界導通模式（CrM）PFC 級中的升壓二極體。其快速切換與低 Qc 特性可實現更高的切換頻率，從而縮小磁性元件的尺寸。
• 太陽能逆變器：應用於光伏逆變器的升壓級，以及 H 橋或三相逆變器輸出級中，用於續流或箝位。
• 不斷電系統（UPS）：用於整流器/充電器與逆變器部分，以提高效率與功率密度。
• 馬達驅動器：作為驅動交流馬達的逆變器橋臂中的續流二極體，可降低切換損耗並允許更高的 PWM 頻率，從而降低馬達的噪音。
• 資料中心電源供應器：應用於伺服器電源（例如 80 Plus Titanium 效率等級）與電信整流器中，這些應用要求極高的效率。

6.2 設計考量

• 緩衝電路：由於切換速度極快且恢復特性極低，可能不需要緩衝電路來控制反向恢復引起的電壓過衝。然而，為了抑制電路佈局電感與元件電容引起的寄生振盪，可能仍需要緩衝電路。
• 閘極驅動考量（針對相關開關）：當與快速切換的碳化矽或氮化鎵 MOSFET 搭配使用時，必須特別注意閘極驅動迴路的電感，以最小化振鈴並確保乾淨的切換轉換，從而最大化二極體速度帶來的效益。
• 並聯操作：VF 的正溫度係數有利於並聯配置中的電流均流。然而，為了達到最佳性能，仍需要謹慎的佈局對稱性與匹配的散熱。
• 散熱片尺寸選擇：使用最大功率損耗公式：PD = (TJmax - TC) / RθJC。根據最惡劣的環境溫度與所選散熱片的熱阻（RθSA）來決定最大允許外殼溫度（TC）。

7. 技術比較與優勢

與標準矽質快速恢復二極體（FRD）甚至碳化矽 MOSFET 的本體二極體相比，此碳化矽蕭特基二極體具有明顯優勢：

• 與矽質 FRD 比較：最顯著的差異在於沒有反向恢復電荷（Qrr）。矽質 FRD 具有顯著的 Qrr，會在關斷期間產生高電流尖峰，導致嚴重的切換損耗、二極體自發熱與 EMI。碳化矽蕭特基二極體消除了此問題，從而實現更高頻率、更高效率與更簡單的 EMI 濾波。
• 與碳化矽 MOSFET 本體二極體比較：雖然碳化矽 MOSFET 的本體二極體也是由碳化矽製成，但它是一個 PN 接面，其反向恢復特性比專用的蕭特基二極體差。在硬切換應用中，使用獨立的碳化矽蕭特基二極體作為續流二極體通常能實現更低的總損耗。
• 系統層級效益：切換與導通損耗的降低可帶來：
  
  1. 更高的切換頻率，從而縮小被動元件（電感器、變壓器、電容器）的尺寸。
  
  2. 減小散熱片尺寸與成本，或在相同的熱設計下提高功率輸出。
  
  3. 提升系統效率，特別是在部分負載時，這對於節能標準至關重要。

8. 常見問題（FAQ）

8.1 "基本上沒有切換損耗" 是什麼意思？

這指的是可忽略的反向恢復損耗。雖然仍有電容性切換損耗（與 QC 和 EC 相關）與導通損耗（與 VF 相關），但矽質二極體中存在的大量反向恢復損耗幾乎被消除。這使得切換損耗主要由電容主導，而電容性損耗要小得多。

8.2 為什麼順向電壓的正溫度係數是有益的？

在並聯操作中，如果一個二極體開始承載更多電流並升溫，其 VF 會略微增加。這會導致電流重新分配到溫度較低、VF 較低的並聯元件上，產生自然的平衡效應，防止單一元件過熱——這種情況稱為熱失控。

8.3 此二極體能否在現有設計中直接取代標準矽質二極體？

未經分析不能直接替換。雖然引腳配置可能相容，但更快的切換速度可能會激發寄生電路元件，導致電壓過衝與振鈴。相關開關的閘極驅動可能需要調整。此外，只有在電路針對更高頻率操作進行優化時，才能充分實現其效益。

8.4 如何計算此二極體的功率損耗？

總功率損耗（PD）是導通損耗與切換損耗的總和：

P_導通 = VF * IF * 工作週期

P_切換 = (EC * f_sw)（針對電容性損耗）

其中 f_sw 是切換頻率。反向恢復損耗可忽略不計，可以省略。

9. 實務設計案例分析

情境：為伺服器電源設計一個 3kW、80kHz 的升壓 PFC 級。

挑戰：使用矽質 FRD 在 80kHz 下導致過高的切換損耗與二極體發熱，限制了效率。

解決方案：用此碳化矽蕭特基二極體取代矽質 FRD。

結果分析：

1. 損耗降低：與 Qrr 相關的損耗（數瓦）被消除。剩餘的電容性切換損耗（EC * f_sw = ~0.25W）是可管理的。

2. 熱性能改善：二極體接面溫度下降了超過 30°C，從而可以使用更小的散熱片或提高可靠性。

3. 系統影響：整體 PFC 級效率提高了約 0.7%，有助於達到 Titanium 效率標準。二極體發熱的減少也降低了附近元件的環境溫度。

10. 工作原理

蕭特基二極體是由金屬-半導體接面形成，不同於標準二極體的 P-N 半導體接面。在碳化矽蕭特基二極體中，金屬沉積在寬能隙的碳化矽半導體上。碳化矽的寬能隙（4H-SiC 約為 3.26 eV，而矽為 1.12 eV）允許在更薄的漂移區實現更高的崩潰電壓，從而降低導通電阻。對於相同的電流密度，蕭特基障壁產生的順向壓降比 PN 接面更低。關鍵在於，其切換動作由多數載子（N 型碳化矽中的電子）主導，因此在關斷期間沒有少數載子儲存電荷需要移除。這就是沒有反向恢復的根本原因。

11. 技術趨勢

碳化矽功率元件是實現現代高效率、高功率密度電子產品的關鍵技術。趨勢是朝向更高電壓額定值（1.2kV、1.7kV、3.3kV）以應用於電動車牽引逆變器與工業馬達驅動等領域，以及更低的比導通電阻（Rds(on)*面積）以減少導通損耗。同時，業界正透過更大晶圓直徑（從 150mm 轉向 200mm）與提高製造良率來降低碳化矽元件的每安培成本。整合是另一個趨勢，開發出包含多個碳化矽 MOSFET 與蕭特基二極體並採用優化拓撲（例如半橋、升壓）的模組。本規格書中描述的元件，代表了在這個不斷演進的領域中一個成熟且廣泛採用的元件。