2.1. SPAD陣列接收器
接收器基於CMOS整合的單光子雪崩二極體陣列。SPAD在蓋革模式下運作，吸收單一光子後會產生一個可偵測的電脈衝，隨後進入死區時間。透過製造陣列並結合輸出，系統克服了單個SPAD死區時間的限制，創造出一個高動態範圍的接收器。CMOS整合允許進行晶片上的訊號處理（例如淬滅、計數），與分立式設置相比，大幅降低了系統複雜性和功耗。這種方法使得靈敏度比傳統的雪崩光電二極體更接近標準量子極限。
1. 簡介與概述
本研究透過解決尺寸、重量與功耗（SWaP）的關鍵挑戰，展示了自由空間光通訊系統的重大進展。傳統的高靈敏度或高資料速率FSO演示通常依賴於笨重、高功耗的設備，例如任意波形產生器、外部調變器或低溫接收器。本文提出了一種緊湊、整合的解決方案，使用CMOS控制的氮化鎵微型發光二極體作為發射器，並以互補式金屬氧化物半導體整合的單光子雪崩二極體陣列作為接收器。該系統在總功耗低於5.5瓦的條件下，實現了100 Mb/s的資料速率與卓越的接收器靈敏度-55.2 dBm（相當於每位元約7.5個偵測到的光子），驗證了在嚴格SWaP限制下實現高效能光學鏈路的可行性。
2. 核心技術
系統的效能取決於兩項關鍵的整合光子技術。
2.2. 微型LED發射器
發射器採用基於氮化鎵的微型LED。這些元件提供高調變頻寬（可實現Gb/s速率），並且可以製造成密集陣列。關鍵在於，它們可以直接透過凸塊接合到CMOS驅動電子元件上，形成一個緊湊、數位介面的發射器。這消除了對外部數位類比轉換器和高功率雷射驅動器的需求，對實現低SWaP特性貢獻顯著。
3. 系統實作與方法
3.1. 傳輸方案
系統採用簡單的歸零開關鍵控調變方案。雖然RZ比非歸零需要更高的頻寬，但選擇RZ是專門針對基於SPAD的接收器。它能減輕由SPAD死區時間和後脈衝效應引起的符號間干擾，從而改善位元錯誤率效能。實作方式很直接：發射器在兩個光功率位準之間切換，接收器則使用單一閾值進行解碼。
3.2. 實驗設置
實驗鏈路由CMOS驅動的微型LED發射器和SPAD陣列接收器組成，以自由空間配置放置。資料被產生、調變到光載波上、傳輸、由SPAD陣列偵測，然後進行處理以計算位元錯誤率。測得發射器和接收器電子元件的總功耗低於5.5瓦。
4. 實驗結果與效能
資料速率與靈敏度
100 Mb/s
於 -55.2 dBm
光子效率
~7.5 光子/位元
於 100 Mb/s
功耗
< 5.5 W
系統總功耗
較低資料速率效能
50 Mb/s
於 -60.5 dBm 靈敏度
圖表說明： 典型的位元錯誤率對接收光功率圖會顯示兩條曲線，一條對應50 Mb/s，一條對應100 Mb/s。50 Mb/s的曲線會在較低的功率位準（約-60.5 dBm）達到目標位元錯誤率（例如1e-3），而100 Mb/s的曲線則在約-55.2 dBm達到，這展示了資料速率與靈敏度之間的權衡。該圖會突顯與標準量子極限之間的效能差距。
結果清楚地展示了資料速率與靈敏度之間的權衡。在50 Mb/s時，實現了更高的-60.5 dBm靈敏度。據報告，該系統在100 Mb/s時的效能，對於635 nm光波而言，距離標準量子極限（-70.1 dBm）在18.5 dB以內。
5. 技術分析與數學框架
此類光子計數接收器的基本極限是直接偵測的標準量子極限，源自於光子到達的泊松統計。OOK的錯誤機率由下式給出：
$P_e = \frac{1}{2} \left[ P(0|1) + P(1|0) \right]$
其中 $P(0|1)$ 是發送「1」時判定為「0」的機率（漏偵測），而 $P(1|0)$ 是發送「0」時判定為「1」的機率（虛警，通常來自暗計數）。對於SPAD，由於死區時間 $\tau_d$ 的存在，偵測到的計數率 $R_d$ 與入射光子通量 $\Phi$ 並非線性關係：
$R_d = \frac{\eta \Phi}{1 + \eta \Phi \tau_d}$
其中 $\eta$ 是偵測效率。這種非線性以及相關的效應（如後脈衝）是選擇簡單的RZ-OOK方案而非NRZ的關鍵原因，因為它在位元之間提供了更清晰的時間分隔，以減少符號間干擾。
6. 分析師觀點：核心洞察與評論
核心洞察： Griffiths等人進行了一場務實創新的大師級演示。他們沒有孤立地追求破紀錄的靈敏度，而是設計了一個整體優化的系統，其中整合的CMOS光子學直接實現了低SWaP的形態因子。真正的突破不僅僅是-55.2 dBm；而是在整個收發器消耗的功率比家用LED燈泡還低的情況下實現了該靈敏度。這將敘事從實驗室的好奇心轉變為可部署的資產。
邏輯流程與策略選擇： 邏輯無懈可擊且具有防禦性。1) 問題： 高效能FSO因SWaP而受限。2) 解決方案假設： 對關鍵光子功能（微型LED驅動器、帶計數器的SPAD陣列）進行CMOS整合是唯一可行的途徑。3) 驗證： 使用最簡單的調變方式（RZ-OOK）來首先證明整合硬體的基本能力，從而隔離出SWaP的優勢。這與開創性的硬體感知機器學習研究（例如「高效處理深度神經網路：教程與綜述」（Sze等人，Proceedings of the IEEE，2017））中的哲學相呼應，該研究主張演算法與硬體必須共同設計以實現真實世界的效率——這項原則在此得到了生動的展示。
優點與缺點： 主要的優點是令人信服的系統層級演示。<5.5W的數字是說服在無人機或衛星上進行現場部署的有力論據。然而，本文的主要缺點是策略性地迴避了資料密度問題。100 Mb/s對於感測器遙測來說足夠，但對於現代通訊而言微不足道。使用簡單的OOK雖然對於此概念驗證是明智之舉，但卻犧牲了巨大的頻譜效率。他們建造了一輛極其高效的自行車來證明引擎有效，但產業需要的是一輛卡車。此外，對於鏈路穩健性（例如對大氣湍流、指向誤差的耐受性）——這是FSO的阿基里斯腱——的分析是缺失的，這對於任何準備投入現場的系統來說都是一個關鍵的遺漏。
可操作的見解： 1) 對於研究人員： 立即的下一步不是將靈敏度再推高一個dB，而是將此整合平台應用於更高階的調變（例如PPM、DPSK），以在不按比例增加SWaP的情況下提升位元速率。2) 對於投資者與整合者： 這項技術已成熟，適用於利基、高價值的應用，這些應用需要低資料速率、極高靈敏度和超低SWaP的結合：例如深空立方衛星間鏈路、安全的軍用背包單元，或電力受限環境中的物聯網回程網路。其價值在於整合套件，而非單個元件。3) 關鍵路徑： 學界現在必須專注於強化這個優雅的實驗室設置——增加用於減輕湍流的自適應光學以及穩健的擷取/追蹤系統——以從出色的原型過渡到產品。
7. 分析框架與案例範例
框架：SWaP限制下的系統效能權衡分析
為了評估此類技術，我們提出一個簡單而強大的框架，在兩個軸上繪製效能，並以SWaP預算作為限制條件：
- 軸Y1：關鍵效能指標 – 例如：資料速率、靈敏度或鏈路距離。
- 軸Y2：系統效率 – 例如：每瓦KPI或單位體積KPI。
- 限制條件泡泡大小：總SWaP預算 – 例如：功耗、體積。
案例應用：
- 本研究（Griffiths等人）： 將佔據一個位置，其絕對資料速率中等（~100 Mb/s），但在非常小的SWaP泡泡（<5.5W，緊湊形態）內具有極高的效率（~18 Mb/s/W）。
- 傳統高靈敏度FSO（例如使用低溫偵測器）： 可能顯示更高的絕對靈敏度（例如-65 dBm），但效率非常低（極小的Mb/s/W）且SWaP泡泡巨大。
- 傳統高速率FSO（例如使用笨重的EDFA/雷射器）： 將顯示高的絕對資料速率（例如10 Gb/s），但效率中等至較差，且SWaP泡泡較大。
這種視覺化方式立即揭示，本研究的貢獻不在於任何單一絕對KPI上取勝，而是在於主導高效率、低SWaP的象限，從而開啟全新的應用空間。
8. 未來應用與發展方向
所展示的整合路徑為幾項變革性應用鋪平了道路：
- 奈米/微型衛星星座： 用於太空中的群體協調和資料中繼的超緊湊、低功耗衛星間鏈路，其中SWaP至關重要。
- 無人機網路： 用於監視和通訊中繼的安全、高頻寬空對空和空對地資料鏈路。
- 便攜式與安全戰術通訊： 用於超越視線範圍、免受RF攔截/干擾的安全通訊的單兵背負式或車載系統。
- 能量採集物聯網回程網路： 連接電力供應極少的遠端感測器網路。
關鍵發展方向：
- 調變技術進展： 從OOK遷移到更具頻譜效率或靈敏度優化的方案，例如脈衝位置調變或差分相移鍵控，並利用相同的CMOS平台。
- 波長擴展： 開發用於通訊波長（例如1550 nm）的微型LED和SPAD，以獲得更好的大氣傳輸性能和眼睛安全性。
- 共同整合與系統單晶片： 進一步將驅動電子元件、數位訊號處理（用於前向錯誤更正、時脈恢復）和控制邏輯與光子元件一起整合到單一CMOS晶片上。
- 光束導向整合： 將微機電系統或液晶光束導向直接整合到封裝中，以實現穩健的對準和追蹤。
9. 參考文獻
- Griffiths, A. D., Herrnsdorf, J., Almer, O., Henderson, R. K., Strain, M. J., & Dawson, M. D. (2019). High-sensitivity free space optical communications using low size, weight and power hardware. arXiv preprint arXiv:1902.00495.
- Khalighi, M. A., & Uysal, M. (2014). Survey on free space optical communication: A communication theory perspective. IEEE Communications Surveys & Tutorials, 16(4), 2231-2258.
- Sze, V., Chen, Y. H., Yang, T. J., & Emer, J. S. (2017). Efficient processing of deep neural networks: A tutorial and survey. Proceedings of the IEEE, 105(12), 2295-2329. (引用其系統層級共同設計哲學).
- Henderson, R. K., Johnston, N., Hutchings, S. W., & Gyongy, I. (2019). A 256x256 40nm/90nm CMOS 3D-Stacked 120dB Dynamic-Range Reconfigurable Time-Resolved SPAD Imager. 2019 IEEE International Solid-State Circuits Conference (ISSCC) (pp. 106-108). IEEE. (先進CMOS-SPAD整合範例).
- McKendry, J. J., et al. (2012). High-speed visible light communications using individual pixels in a micro light-emitting diode array. IEEE Photonics Technology Letters, 24(7), 555-557.
- Shannon, C. E. (1948). A mathematical theory of communication. The Bell System Technical Journal, 27(3), 379-423. (所有通訊極限的基礎理論).